欢迎光临澳大利亚新华书店网 [登录 | 免费注册]

    • Verilog高级数字系统设计技术与实例分析(微电子学)/经典译丛
      • 作者:(美)基肖尔·米什拉|译者:乔庐峰//尹廷辉//于倩//杨乐
      • 出版社:电子工业
      • ISBN:9787121334832
      • 出版日期:2018/02/01
      • 页数:395
    • 售价:43.6
  • 内容大纲

        基肖尔·米什拉著的《Verilog高级数字系统设计技术与实例分析(微电子学)/经典译丛》通过大量实例由浅入深地介绍了数字电路和数字系统设计中的重要概念和知识要点。本书分两大部分。第一部分重点关注数字电路设计层面,偏重基础。第2章到第6章为Verilog语法与数字电路设计相关知识,包括常用语法、基本数字电路单元等。第7章到第9章重点介绍高级数字设计知识,包括数字系统架构设计、复杂数字系统中常用的电路单元、算法,并给出了大量工程实例。第10章给出了一些重要的工程设计经验,包括文档管理、代码设计、系统验证、高可靠性设计等。第二部分重点关注数字系统设计层面。第11章到第13章介绍了常用数字系统关键电路,包括与处理器系统相关的存储结构与存储访问技术、存储介质(硬盘、闪存、DDR等)与驱动电路、处理器总线结构与协议等。第14章和第15章介绍了电路可测性设计、静态定时分析、芯片工程修改的相关知识。第16章和第17章从电路设计层面到系统设计层面介绍了降低电路功耗的方法。第18章到第20章介绍常用串行总线和串行通信协议,包括PCI Express、SATA、USB及以太网技术。
        本书适合电子工程专业、计算机专业高年级本科生和研究生作为教材使用,也非常适合从事电子技术领域科研工作的工程师参考。
  • 作者介绍

        基肖尔·米什拉(Kishore Mishra),在芯片设计领域已积累20多年的实践经验,曾先后任职于Texas Instrument和Intel公司,擅长处理器外围芯片组设计,专注于PCI Express、SATA和DDR技术,以及芯片功率管理/低功耗设计技术领域。曾与他人合作创立过多家公司。所负责设计的PCI Express交换芯片IP核已被很多大型公司使用并实现了量产。曾在多个国际会议上发表论文并持有3项美国专利。Kishore近年来很重视教材编写,以分享20年来积累的数字系统设计知识和经验。
  • 目录

    第1章  绪论
    第2章  寄存器传输语言(RTL)
    第3章  可综合的Verilog——用于电路设计
      3.1 什么是Verilog
      3.2 Verilog的发展历史
      3.3 Verilog的结构
      3.4 硬件RTL代码的执行
      3.5 Verilog模块分析
      3.6 Verilog中的触发器
        3.6.1 带RST复位引脚的触发器
        3.6.2 没有复位引脚的触发器
      3.7 组合逻辑
        3.7.1 always块语句
        3.7.2 case和if-else语句
        3.7.3 赋值语句
      3.8 Verilog操作符
        3.8.1 操作符描述
        3.8.2 操作符的执行顺序
        3.8.3 Verilog中的注释
      3.9 可重用和模块化设计
        3.9.1 参数化设计
        3.9.2 Verilog函数
        3.9.3 Verilog中的generate结构
        3.9.4 Verilog中的`ifdef
        3.9.5 数组、多维数组
    第4章  用于验证的Verilog语法
      4.1 Verilog的测试平台
      4.2 initial语句
      4.3 Verilog 系统任务
        4.3.1 $finish/$stop
        4.3.2 $display/$monitor
        4.3.3 $time,$realtime
        4.3.4 $random/$random(seed)
        4.3.5 $save
        4.3.6 $readmemh/$writememh
        4.3.7 $fopen/$fclose
      4.4 任务
      4.5 存储器建模
      4.6 其他Verilog语法结构
        4.6.1 while循环
        4.6.2 for循环、repeat
        4.6.3 force/release
        4.6.4 fork / join
      4.7 一个简单的testbench
    第5章  数字电路设计——初级篇
      5.1 组合逻辑门
        5.1.1 逻辑1和逻辑0
        5.1.2 真值表
        5.1.3 晶体管
        5.1.4 反相器

        5.1.5 与门
        5.1.6 或门
        5.1.7 与非门
        5.1.8 或非门
        5.1.9 XOR(异或)、XNOR(异或非)
        5.1.10 缓冲门
        5.1.11 复用器
        5.1.12 通用逻辑门——NAND、NOR
        5.1.13 复杂门电路
        5.1.14 噪声容限
        5.1.15 扇入和扇出
      5.2 德摩根定理
      5.3 通用D触发器
        5.3.1 D触发器时序图
      5.4 建立和保持时间
        5.4.1 建立时间
        5.4.2 保持时间
        5.4.3 亚稳态
      5.5 单比特信号同步
        5.5.1 两个触发器构成的同步器
        5.5.2 信号同步规则
      5.6 关于时序
      5.7 事件/边沿检测
      ……
    第6章  数字设计——基础模块
    第7章  数字设计先进概念(第1部分)
    第8章  数字设计先进概念(第2部分)
    第9章  设计ASIC/SoC
    第10章  设计经验
    第11章  系统概念(第1部分)
    第12章  系统概念(第2部分)
    第13章  嵌入式系统13.1 AMBA总线架构
    第14章  ASIC/SoC的可测试性
    第15章  芯片开发流程与工具
    第16章  功率节约技术
    第17章  功率管理
    第18章  串行总线技术
    第19章  串行协议(第1部分)
    第20章  串行协议(第2部分)
    附录A 资源
    附录B FPGA 101
    附录C 用于验证的测试平台(testbench)
    附录D System Verilog断言(SVA)
    缩略词