- FPGA设计与VHDL实现(普通高等教育十三五规划教材)/英特尔FPGA中国创新中心系列丛书
- - 作者：编者:王金明|责编:王羽佳
  - 出版社：电子工业
  - ISBN：9787121387678
  - 出版日期：2021/01/01
  - 页数：305
- 售价：23.96

内容大纲
本书根据EDA课程教学要求，以提高数字系统设计能力为目标，系统阐述FPGA数字开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、Quartus Prime使用指南、VHDL设计初步、VHDL结构与要素、VHDL基本语句、VHDL设计进阶、VHDL有限状态机设计、VHDL数字设计与优化、VHDL的rest Bench仿真、VHDL设计实例等。全书以Quartus Prime、ModelSim SE软件为工具，以VHDL为设计语言，以可综合的设计为重点，通过诸多精选设计案例，系统阐述数字系统设计方法与设计思想，由浅入深地介绍VHDL工程开发的手段与技能。
本书着眼于实用，紧密联系教学科研实际，实例丰富，配套电子课件、程序代码、习题参考答案等。本书可作为电子、通信、集成电路、计算机、电路与系统、通信与信息系统、测控技术与仪器等专业本科生和研究生的教材，也可供从事电路设计和系统开发的工程技术人员学习参考。
作者介绍
目录
第1章  EDA技术概述
  1.1  EDA技术及其发展
  1.2  Top-down设计与IP核复用
    1.2.1  Top-down设计
    1.2.2  Bottom-up设计
    1.2.3  IP复用技术与SoC
  1.3  数字设计的流程
    1.3.1  设计输入
    1.3.2  综合
    1.3.3  布局布线
    1.3.4  仿真
    1.3.5  编程配置
  1.4  常用的EDA工具软件
  1.5  EDA技术的发展趋势
  习题1
第2章  FPGA/CPLD器件
  2.1  PLD器件概述
    2.1.1  PLD器件的发展历程
    2.1.2  PLD器件的分类
  2.2  PLD的基本原理与结构
    2.2.1  PLD器件的基本结构
    2.2.2  PLD电路的表示方法
  2.3  低密度PLD的原理与结构
  2.4  CPLD的原理与结构
    2.4.1  宏单元结构
    2.4.2  典型CPLD的结构
  2.5  FPGA的原理与结构
    2.5.1  查找表结构
    2.5.2  Cyclone IV器件结构
  2.6  FPGA/CPLD的编程元件
  2.7  边界扫描测试技术
  2.8  FPGA/CPLD的编程与配置
    2.8.1  在系统可编程
    2.8.2  FPGA器件的配置
    2.8.3  Cyclone IV器件的编程
  2.9  Intel的FPGA/CPLD器件
  2.10  FPGA/CPLD的发展趋势
  习题2
第3章  Quartus Prime使用指南
  3.1  Quartus Prime原理图设计
    3.1.1  半加器原理图设计输入
    3.1.2  1位全加器设计输入
    3.1.3  1位全加器的编译
    3.1.4  1位全加器的仿真
    3.1.5  1位全加器的下载
    3.1.6  配置数据固化与脱机运行
  3.2  基于IP核的设计
    3.2.1  用LPM_COUNTER设计模24方向可控计数器
    3.2.2  用LPM_ROM模块实现4×4无符号数乘法器
  3.3  SignalTap II的使用方法

  3.4  Quartus Prime的优化设置与时序分析
  习题3
第4章  VHDL设计初步
  4.1  VHDL简介
  4.2  VHDL组合电路设计
  4.3  VHDL时序电路设计
  习题4
第5章  VHDL结构与要素
  5.1  实体
    5.1.1  类属参数说明
    5.1.2  端口说明
  5.2  结构体
  5.3  VHDL库和程序包
    5.3.1  库
    5.3.2  程序包
  5.4  配置
  5.5  子程序
    5.5.1  过程(PROCEDURE)
    5.5.2  函数(FUNCTION)
  5.6  VHDL文字规则
    5.6.1  标识符
    5.6.2  数字
    5.6.3  字符串
  5.7  数据对象
    5.7.1  常量
    5.7.2  变量
    5.7.3  信号
    5.7.4  文件
  5.8  VHDL数据类型
    5.8.1  预定义数据类型
    5.8.2  用户自定义数据类型
    5.8.3  数据类型的转换
  5.9  VHDL运算符
    5.9.1  逻辑运算符
    5.9.2  关系运算符
    5.9.3  算术运算符
    5.9.4  并置运算符
    5.9.5  运算符重载
  习题5
第6章  VHDL基本语句
  6.1  顺序语句
    6.1.1  赋值语句
    6.1.2  IF语句
    6.1.3  CASE语句
    6.1.4  LOOP语句
    6.1.5  NEXT与EXIT语句
    6.1.6  WAIT语句
    6.1.7  子程序调用语句
    6.1.8  断言语句
    6.1.9  REPORT语句

    6.1.10  NULL语句
  6.2  并行语句
    6.2.1  并行信号赋值语句
    6.2.2  进程语句
    6.2.3  块语句
    6.2.4  元件例化语句
    6.2.5  生成语句
    6.2.6  并行过程调用语句
  6.3  属性说明与定义语句
    6.3.1  数据类型属性
    6.3.2  数组属性
    6.3.3  信号属性
  习题6
第7章  VHDL设计进阶
  7.1  行为描述
  7.2  数据流描述
  7.3  结构描述
    7.3.1  用结构描述设计1位全加器
    7.3.2  用结构描述设计4位加法器
    7.3.3  用结构描述设计8位加法器
  7.4  三态逻辑设计
  7.5  分频器设计
    7.5.1  占空比为50%的奇数分频
    7.5.2  半整数分频
    7.5.3  数控分频器
  7.6  用锁相环IP核实现倍频和相移
  习题7
第8章  VHDL有限状态机设计
  8.1  有限状态机
    8.1.1  有限状态机的描述
    8.1.2  枚举数据类型
  8.2  有限状态机的描述方式
    8.2.1  三进程表述方式
    8.2.2  双进程表述方式
    8.2.3  单进程表述方式
  8.3  状态编码
    8.3.1  常用的编码方式
    8.3.2  用ATTRIBUTE指定编码方式
    8.3.3  用常量进行编码
  8.4  有限状态机设计要点
    8.4.1  起始状态的选择和复位
    8.4.2  多余状态的处理
  8.5  有限状态机应用实例
    8.5.1  用有限状态机控制流水灯
    8.5.2  用有限状态机控制A/D采样
  习题8
第9章  VHDL数字设计与优化
  9.1  流水线设计
  9.2  资源共享
  9.3  4×4矩阵键盘

  9.4  字符液晶
  9.5  汉字图形点阵液晶
  9.6  VGA显示器
    9.6.1  VGA显示原理与时序
    9.6.2  VGA彩条信号发生器
    9.6.3  VGA图像显示与控制
  9.7  音乐演奏电路
    9.7.1  音乐演奏实现的方法
    9.7.2  实现与下载
  习题9
第10章  VHDL的Test Bench仿真
  10.1  VHDL仿真概述
  10.2  VHDL测试平台
    10.2.1  用VHDL描述仿真激励信号
    10.2.2  用TEXTIO进行仿真
  10.3  ModelSim SE仿真实例
    10.3.1  图形界面仿真方式
    10.3.2  命令行仿真方式
    10.3.3  ModelSim SE时序仿真
  习题10
第11章  VHDL设计实例
  11.1  M序列产生器
  11.2  Gold码
  11.3  数字过零检测和等精度频率测量
    11.3.1  数字过零检测
    11.3.2  等精度频率测量
    11.3.3  数字测量系统
  11.4  QPSK数字调制器
  11.5  小型神经网络
  11.6  数字AGC
  习题11
附录A  VHDL关键字
参考文献

内容大纲

作者介绍

目录

同类热销排行榜

推荐书目