- 高性能计算机体系结构(高等学校计算机专业系列教材)
- - 作者：编者:刘超|责编:龙启铭
  - 出版社：清华大学
  - ISBN：9787302642701
  - 出版日期：2023/10/01
  - 页数：224
- 售价：19.6

内容大纲
    本书是《计算机体系结构》（刘超主编，ISBN：978—7—302—58755—2）的姐妹篇，在总结长期教学经验和参考国内外经典教材的基础上，按照计算机体系结构的研究任务（即软硬件功能分配和硬件功能实现的最佳方法）组织编写而成，旨在使已较全面掌握计算机技术知识的研究生和高年级本科生进一步较为深入地理解当前高性能计算机的体系结构。
    本书介绍MIMD（多指令流多数据流）并行计算机的基本概念及其类型特点、结构实现基础技术——互连网络与存储组织、典型结构模型及其相应特有技术，阐述多处理机的组织结构及其类型特点、性能分析及其评测、程序并行性及其度量计算，分析多处理机实现的专用技术一一共享存储一致性与通信同步，讨论数据流处理机的结构原理及其类型特点、数据流程序设计。本书共6章，可分为3部分；第1章为基础导论部分，第2～5章为多处理机部分，第6章为数据流处理机部分。
    本书内容配置明确、结构逻辑清晰、语言知识易懂，可以作为高等院校计算机学科各专业研究生和计算机科学与技术专业高年级本科生“高级计算机体系结构”或“并行处理与体系结构”课程的教材，也可以作为相关领域科技人员的参考书。
作者介绍
目录
第1章  并行计算机体系结构导论
  1.1  计算机体系结构及其重要概念
    1.1.1  计算模型及其驱动类型
    1.1.2  计算机发展的演变与现状
    1.1.3  计算机体系结构及其分类
    1.1.4  并行性及其提高的技术途径
  1.2  并行计算机体系结构概论
    1.2.1  并行计算模型
    1.2.2  并行计算机及其发展历程
    1.2.3  并行计算的相关概念
    1.2.4  并行算法的构建过程
  1.3  并行计算机的互连网络
    1.3.1  互连网络与互连函数
    1.3.2  互连网络的结构特性参数
    1.3.3  静态互连网络
    1.3.4  动态互连网络
    1.3.5  常用多级交叉开关互连网络
  1.4  并行计算机的存储结构模型
    1.4.1  高性能存储的类型及其结构原理
    1.4.2  存储器的物理结构模型
    1.4.3  存储器的逻辑结构模型
    1.4.4  Cache层次一致性及其维护
  练习题
第2章  多处理机的组织结构及其性能
  2.1  多处理机概述
    2.1.1  多处理机与多计算机
    2.1.2  多处理机的分类及其比较
    2.1.3  多处理机的组织模型与特点
    2.1.4  多处理机操作系统
    2.1.5  多处理机并行程序开发工具
  2.2  多处理机的访问通信与结构模型
    2.2.1  多处理机的存储访问模型
    2.2.2  多处理机的数据通信模型
    2.2.3  多处理机的结构模型及其特性
    2.2.4  多处理机结构模型的发展趋势
  2.3  多处理机程序的并行性
    2.3.1  程序并行性算法的构造
    2.3.2  程序并行性的数据相关与检测
    2.3.3  并行程序设计语言
    2.3.4  并行优化编译程序
    2.3.5  程序并行性的度量计算
  2.4  多处理机的性能分析
    2.4.1  多处理机性能提高的有限性
    2.4.2  多处理机基本性能模型
    2.4.3  多处理机通信性能模型
    2.4.4  异构多处理机任务调度
  2.5  多处理机的性能评测
    2.5.1  多处理机性能评测概述
    2.5.2  多处理机机器级性能评测
    2.5.3  多处理机算法级性能评测

    2.5.4  多处理机程序级性能评测
  练习题
第3章  特殊多处理机与多处理机实例
  3.1  高性能微处理器及其多线程
    3.1.1  多核与多核处理器
    3.1.2  多核处理器产生的原因
    3.1.3  多线程与超线程
    3.1.4  多线程实现途径及其支持技术
    3.1.5  多核同时多线程
    3.1.6  典型多核微处理器
  3.2  机群多处理机
    3.2.1  机群多处理机及其性能特点
    3.2.2  机群多处理机的分类
    3.2.3  机群多处理机的软件组织
    3.2.4  机群多处理机的关键技术
    3.2.5  典型机群多处理机实例
  3.3  大规模并行多处理机
    3.3.1  大规模并行多处理机及其组织结构
    3.3.2  MPP的性能特点及其系统软件组织策略
    3.3.3  典型M：PP实例
  3.4  典型共享存储多处理机实例
    3.4.1  集中共享多处理机SGI Challenge
    3.4.2  分布共享多处理机Origin
    3.4.3  全对称共享多处理机曙光1号
  练习题
第4章  多处理机共享存储一致性及其实现
  4.1  共享存储Cache一致性概述
    4.1.1  共享存储及其Cache间的一致性
    4.1.2  共享存储Cache间不一致性的原因
    4.1.3  共享存储Cache一致性维护
    4.1.4  集中共享Cache一致性协议
    4.1.5  分布共享Cache一致性协议
  4.2  侦听Cache一致性维护协议规范及其实现
    4.2.1  二态写直达无效协议规范及其算法
    4.2.2  三态写回无效协议规范及其算法
    4.2.3  四态写回无效协议规范及其算法
    4.2.4  四态写回更新协议规范及其算法
    4.2.5  四态写一次直达写回无效协议规范及其算法
    4.2.6  高速缓存控制器的组成逻辑
  4.3  目录Cache一致性维护协议规范及其算法
    4.3.1  目录Cache一致性维护协议及其分类
    4.3.2  全映射目录协议规范及其实现算法
    4.3.3  有限目录协议规范及其实现算法
    4.3.4  链式目录协议规范及其实现算法
  4.4  共享存储一致性及其实现模型
    4.4.1  异元一致性与存储一致性模型
    4.4.2  顺序一致性模型及其实现
    4.4.3  放松存储一致性模型及其实现
    4.4.4  存储一致性模型的目的及其框架
  4.5  集中共享多级Cache一致性及其实现

    4.5.1  多级Cache包含性与分事务总线
    4.5.2  多级Cache包含性的维护
    4.5.3  分事务总线的实现
    4.5.4  分事务总线多级高速缓存的实现
  练习题
第5章  多处理机的数据通信与同步操作
  5.1  数据通信协议结构与高性能通信网络
    5.1.1  数据通信的性能指标及其影响因素
    5.1.2  数据通信协议结构及其低层实现
    5.1.3  商品化高性能通信网络
  5.2  数据通信的路径选择与流量控制
    5.2.1  路径选择与虚拟通道
    5.2.2  路径选择算法及其分类
    5.2.3  死锁及其解除避免方法
    5.2.4  流量控制及其控制策略
  5.3  多处理机的数据通信时延
    5.3.1  数据通信(含存储访问)时延处理概述
    5.3.2  数据通信时延避免技术
    5.3.3  数据通信时延隐藏技术
    5.3.4  数据通信时延缩短技术
  5.4  多处理机的同步操作
    5.4.1  同步操作与同步原语及其旋转锁
    5.4.2  基本同步原语
    5.4.3  基本同步原语的性能
    5.4.4  大规模多处理机的同步原语
  练习题
第6章  数据驱动及其数据流处理机
  6.1  数据流处理机及其指令处理
    6.1.1  数据驱动及其数据流计算机
    6.1.2  数据流处理机的指令处理
  6.2  数据流处理机程序的设计语言
    6.2.1  数据流程序图
    6.2.2  数据流程序语言
  6.3  数据流处理机的结构模型及其实例
    6.3.1  数据流处理机的结构模型
    6.3.2  典型静态数据流处理机的组织结构
    6.3.3  典型动态数据流处理机的组织结构
  6.4  数据流计算机的发展评价
    6.4.1  数据流计算机的优点与缺点
    6.4.2  数据流计算机需解决的问题与发展趋势
  练习题
参考文献

内容大纲

作者介绍

目录

同类热销排行榜

推荐书目