- EDA原理及Verilog HDL实现(从晶体管门电路到高云FPGA的数字系统设计高等学校电子信息类专业系列教材)
- - 作者：编者:何宾|责编:刘星
  - 出版社：清华大学
  - ISBN：9787302657514
  - 出版日期：2024/04/01
  - 页数：362
- 售价：31.6

内容大纲
本书以广东高云半导体科技股份有限公司（简称高云半导体）的GW1N系列FPGA器件和高云云源软件为设计平台，根据“EDA原理及应用”课程的教学要求及作者多年的教学经验，将本科传统的“数字电子技术（数字逻辑）”课程与“复杂数字系统设计”课程相融合，遵循循序渐进、由浅人深的原则，内容涵盖晶体管，门电路，数字逻辑理论，组合逻辑和时序逻辑电路，可编程逻辑器件工艺和结构，高云云源软件的下载、安装和设计流程，Verilog HDL基础内容及复杂数字系统设计。为了方便教师的教学和学生的自学，书中给出了大量的设计实例，并配套了教学资源。
本书可作为本科生和研究生学习数字系统设计相关课程的教材，也可作为从事高云FPGA设计的工程技术人员的人入门参考书。
作者介绍
何宾，北京化工大学教师，国内知名的嵌入式系统和电子信息技术专家，长期从事嵌入式系统和信号处理方面的教学和科研工作。与包括意法半导体在内的全球多家知名的半导体厂商和EDA工具厂商大学计划部门保持密切合作。已经出版电子信息方面的著作近80部，内容涵盖电路仿真、电路设计、可编程逻辑器件、单片机、嵌入式系统等。典型的代表作有《STC单片机原理及应用》《EDA原理及Verilog HDL实现》《ARM Cortex-M0全可编程SoC原理及实现》《Altium Designer 15.0电路仿真、设计、验证与工艺实现权威指南》《Xilinx FPGA数字信号处理权威指南》等。
目录
第1章  数字逻辑基础（视频讲解：423分钟，16集）
  1.1  开关系统
    1.1.1  0和1的概念
    1.1.2  开关系统的优势
    1.1.3  晶体管作为开关
    1.1.4  半导体物理器件
    1.1.5  半导体逻辑电路
    1.1.6  逻辑门与逻辑关系描述
    1.1.7  逻辑电路符号描述
  1.2  TTL和CMOS逻辑门传输特性分析
    1.2.1  SPICE电路仿真工具
    1.2.2  TTL逻辑门传输特性参数
    1.2.3  TTL逻辑电平传输特性分析
    1.2.4  TTL延迟传输特性分析
    1.2.5  CMOS逻辑门传输特性参数
    1.2.6  CMOS逻辑电平传输特性分析
    1.2.7  CMOS延迟传输特性分析
  1.3  逻辑代数理论
    1.3.1  逻辑代数中的运算关系
    1.3.2  逻辑函数表达式
  1.4  逻辑表达式的化简
    1.4.1  使用运算律化简逻辑表达式
    1.4.2  使用卡诺图化简逻辑表达式
    1.4.3  不完全指定逻辑功能的化简
  1.5  毛刺产生及消除
  1.6  数字码制表示和转换
    1.6.1  码制和数字表示
    1.6.2  二进制数转换为八/十六进制数
    1.6.3  十进制数转换为二进制数
第2章  逻辑电路基础（视频讲解：319分钟，12集）
  2.1  组合逻辑电路
    2.1.1  编码器
    2.1.2  译码器
    2.1.3  码转换器
    2.1.4  数据选择器
    2.1.5  数据比较器
    2.1.6  加法器
    2.1.7  减法器
    2.1.8  加法器/减法器
    2.1.9  乘法器
  2.2  时序逻辑电路
    2.2.1  时序逻辑电路特点
    2.2.2  基本SR锁存器
    2.2.3  同步SR锁存器
    2.2.4  D锁存器
    2.2.5  D触发器
    2.2.6  普通寄存器
    2.2.7  移位寄存器
  2.3  有限自动状态机
    2.3.1  有限自动状态机原理

    2.3.2  状态图表示及实现
    2.3.3  三位计数器
  2.4  存储器的原理
    2.4.1  静态随机访问存储器的原理
    2.4.2  动态随机访问存储器的原理
    2.4.3  Flash存储器的原理
第3章  可编程逻辑器件工艺和结构（视频讲解：139分钟，7集）
  3.1  可编程逻辑器件的发展历史
  3.2  可编程逻辑器件典型工艺
  3.3  简单可编程逻辑器件结构
    3.3.1  PROM原理及结构
    3.3.2  PAL原理及结构
    3.3.3  PLA原理及结构
  3.4  CPLD原理及结构
    3.4.1  功能块
    3.4.2  宏单元
    3.4.3  快速连接矩阵
    3.4.4  输入/输出块
  3.5  FPGA原理及结构
    3.5.1  FPGA的基本原理
    3.5.2  高云FPGA的结构
    3.5.3  可配置单元
    3.5.4  块静态随机访问存储器
    3.5.5  时钟资源
    3.5.6  输入/输出块
    3.5.7  数字信号处理模块
  3.6  高云FPGA产品类型和功能
    3.6.1  小蜜蜂家族FPGA产品
    3.6.2  晨熙家族FPGA产品
    3.6.3  Arora V家族FPGA产品
第4章  高云云源软件的下载、安装和设计流程（视频讲解：219分钟，8集）
  4.1  高云云源软件的下载
  4.2  高云云源软件的安装
  4.3  高云云源软件的授权
  4.4  仿真库的安装
    4.4.1  功能仿真库的安装
    4.4.2  时序仿真库的安装
  4.5  FPGA的设计流程
    4.5.1  建立新的设计工程
    4.5.2  创建新的设计文件
    4.5.3  查看RTL网表
    4.5.4  RTI。的功能仿真
    4.5.5  设计综合
    4.5.6  综合后的功能仿真
    4.5.7  添加约束文件
    4.5.8  布局和布线
    4.5.9  布局和布线后仿真
    4.5.10  下载比特流
    4.5.11  编程内部Flash存储器
第5章  Verilog HDL基础内容（视频讲解：672分钟，29集）

  5.1  Verilog HDL程序结构
    5.1.1  模块声明
    5.1.2  模块端口定义
    5.1.3  逻辑功能定义
    5.1.4  设计实例一：Vetilog HDL结构框架的设计与实现
  5.2  Verilog HDL要素
    5.2.1  注释
    5.2.2  间隔符
    5.2.3  标识符
    5.2.4  关键字
    5.2.5  系统任务和函数
    5.2.6  编译器命令
    5.2.7  运算符
    5.2.8  数字
    5.2.9  字符串
    5.2.10  属性
  5.2  .¨设计实例二：有符号加法器的设计与验证
  5.3  Verilog HDL数据类型
    5.3.1  值的集合
    5.3.2  网络和变量
    5.3.3  向量
    5.3.4  强度
    5.3.5  隐含声明
    5.3.6  网络类型
    5.3.7  reg类型
    5.3.8  整数、实数、时间和实时时间
    5.3.9  数组
    5.3.10  参数
    5.3.11  Verilog HDL名字空间
    5.3.12  设计实例三：可变宽度乘法器的设计和实现
  5.4  Vetilog HDL表达式
    5.4.1  操作符
    5.4.2  操作数
    5.4.3  延迟表达式
    5.4.4  表达式的位宽
    5.4.5  有符号表达式
    5.4.6  分配和截断
  5.5  Verilog HDL分配
    5.5.1  连续分配
    5.5.2  过程分配
  5.6  Verilog HDL门级描述
    5.6.1  门声明
    5.6.2  逻辑门
    5.6.3  输出门
    5.6.4  三态门
    5.6.5  上拉和下拉源
  5.7  Verilog HDL行为建模语句
    5.7.1  行为模型概述
    5.7.2  过程语句
    5.7.3  过程连续分配

    5.7.4  条件语句
    5.7.5  casff-语句
    5.7.6  循环语句
    5.7.7  过程时序控制
    5.7.8  块语句
    5.7.9  结构化的过程
    5.7.10  设计实例四：同步和异步复位D触发器的设计与实现
    5.7.11  设计实例五：软件算法的硬件实现与验证
  5.8  Velilog HDL任务和函数
    5.8.1  任务和函数的区别
    5.8.2  任务和任务使能
    5.8.3  禁止命名的块和任务
    5.8.4  函数和函数调用
  5.9  Velilog HDL层次化结构
    5.9.1  模块例化
    5.9.2  覆盖模块参数值
    5.9.3  端口
    5.9.4  生成结构
    5.9.5  层次化的名字
    5.9.6  向上名字引用
    5.9.7  范围规则
    5.9.8  设计实例六：N位串行进位加法器的设计与实现
  5.10  系统任务和函数
    5.10.1  显示系统任务
    5.10.2  文件输入/输出系统任务和函数
    5.10.3  时间标度系统任务
    5.10.4  仿真控制任务
    5.10.5  随机分析任务
    5.10.6  仿真时间函数
    5.10.7  转换函数
    5.10.8  概率分布函数
    5.10.9  命令行输入
    5.10.10  数学函数
    5.10.11  设计实例七：只读存储器初始化和读操作的实现
  5.11  Verilog HDL编译器命令
    5.11.1  celldefine和endeelldefine
    5.11.2  default-neltype
    5.11.3  define和、undef
    5.11.4  ifdef、else、elsif、endif和、ifndef
    5.11.5  include
    5.11.6  resetall
    5.11.7  line
    5.11.8  timescale
    5.11.9  unconnected drive和、nouneonnec-ted drive
    5.11.10  pragma
    5.11.11  begin-keywords和、end-leyword
第6章  基本数字逻辑单元Verilog HDL描述（视频讲解：198分钟，9集）
  6.1  组合逻辑电路的Verilog HDL描述
    6.1.1  编码器的Verilog HDL描述
    6.1.2  译码器的Verilog HDL描述

    6.1.3  多路选择器的Verilog HDL描述
    6.1.4  数字比较器的Verilog HDL描述
    6.1.5  总线缓冲器的Verilog HDL描述
    6.1.6  算术逻辑单元的Verilog HDL描述
  6.2  时序逻辑电路的V HDL描述
    6.2.1  计数器的Verilog HDL描述
    6.2.2  移位寄存器的Verilog HDL描述
    6.2.3  脉冲宽度调制器的Verilog HDL描述
  6.3  有限状态机的Vetilog HDL描述
    6.3.1  FSM设计原理
    6.3.2  FSM的应用——序列检测器的实现
    6.3.3  FSM的应用——交通灯的实现
  6.4  算法状态机Verilog HDL描述
    6.4.1  算法状态机原理
    6.4.2  ASM到verilog HDL的转换
第7章  复杂数字系统设计（视频讲解：230分钟，9集）
  7.1  设计实例一：呼吸流水灯的设计与实现
    7.1.1  时钟和复位电路的原理
    7.1.2  创建工程并添加文件
  7.2  设计实例二：可调数字钟的设计与实现
    7.2.1  七段数码管驱动原理
    7.2.2  按键驱动原理
    7.2.3  创建工程并添加文件
  7.3  设计实例三：异步串行通信的设计与实现
    7.3.1  异步串行通信的原理
    7.3.2  蓝牙模块接口电路
    7.3.3  创建工程并添加文件
    7.3.4  蓝牙调试助手丁具
  7.4  设计实例四：图片动态显示的设计与实现
    7.4.1  显示器结构和时序
    7.4.2  显示器接口电路
    7.4.3  读取图片像素信息
    7.4.4  创建工程并添加文件
  7.5  设计实例五：信号发生器的设计与实现
    7.5.1  数模转换器工作原理
    7.5.2  函数信号实现原理
    7.5.3  创建工程并添加文件

内容大纲

作者介绍

目录

同类热销排行榜

推荐书目