- 数字逻辑原理与FPGA设计(微课视频版双色印刷高等学校电子信息类专业系列教材)
- - 作者：编者:刘昌华//曹丽//胡婧|责编:刘星
  - 出版社：清华大学
  - ISBN：9787302664291
  - 出版日期：2024/07/01
  - 页数：289
- 售价：23.6

内容大纲
    本书系统地介绍了数字逻辑的基本原理与FPGA设计的实际应用，主要内容包括数字系统、数制与编码、逻辑代数基础、组合逻辑电路的分析与设计、时序逻辑电路的分析与设计、可编程逻辑器件、Verilog HDL设计基础、FPGA设计基础、数字逻辑实验指南、数字系统的FPGA设计实践等。通过大量设计实例详细地介绍了基于FPGA技术的数字逻辑设计方法。全书共10章，提供习题近百道，设计性实验10个，综合性设计课题10个。书中列举的设计实例都经Quartus Ⅱ 13.1工具编译通过，并在DE2-115开发板上通过了硬件测试，可直接使用。
    本书提供部分习题答案、设计实例与实验的Verilog HDL源程序，以及综合性设计实验与设计课题参考程序。为便于教学，还提供了OBE教学大纲、教学课件及750分钟的微课视频讲解。
    本书可作为普通高等院校计算机、电子信息、人工智能等相关专业的本科教材，也可供从事数字逻辑电路和系统设计的电子工程师参考。
作者介绍
目录
第1章  绪论
  1.1  数字时代
    1.1.1  模拟信号
    1.1.2  数字信号
  1.2  数字系统
    1.2.1  数字技术的特点
    1.2.2  数字逻辑电路
    1.2.3  数字系统层次结构
    1.2.4  典型的数字系统——计算机
    1.2.5  数字逻辑的内容及研究方法
  1.3  数制及数制转换
    1.3.1  数制
    1.3.2  数制转换
  1.4  带符号二进制数的代码表示
  1.5  编码
    1.5.1  BCD码
    1.5.2  格雷码
    1.5.3  奇偶校验码
    1.5.4  ASCII
第2章  逻辑代数基础
  2.1  逻辑代数的基本概念
    2.1.1  逻辑量及基本运算
    2.1.2  逻辑表达式
    2.1.3  逻辑代数的定理
  2.2  逻辑函数
    2.2.1  逻辑函数的定义
    2.2.2  逻辑函数的表示法
    2.2.3  复合逻辑
  2.3  逻辑函数的标准形式
    2.3.1  最小项及最小项表达式
    2.3.2  最大项及最大项表达式
    2.3.3  逻辑函数表达式的转换方法
    2.3.4  逻辑函数的相等
  2.4  逻辑代数的重要定理
    2.4.1  重要定理
    2.4.2  重要定理与最小项、最大项之关系
  2.5  逻辑函数化简
    2.5.1  代数化简法
    2.5.2  卡诺图化简法
    2.5.3  具有任意项的逻辑函数的化简
第3章  组合逻辑电路
  3.1  逻辑门电路简介
    3.1.1  逻辑门电路的基本结构与工作原理
    3.1.2  简单逻辑门电路
    3.1.3  复合逻辑门电路
    3.1.4  逻辑门电路的主要外特性参数
    3.1.5  正逻辑与负逻辑
  3.2  组合逻辑电路分析
    3.2.1  组合逻辑电路的基本特点
    3.2.2  组合逻辑电路分析

    3.2.3  常用组合逻辑电路分析举例
  3.3  组合逻辑电路设计
  3.4  设计方法的灵活运用
    3.4.1  逻辑代数法
    3.4.2  利用无关项简化设计
    3.4.3  分析设计法
  3.5  组合逻辑电路的险象
    3.5.1  险象的产生与分类
    3.5.2  险象的判断与消除
  3.6  常用的组合逻辑电路设计
    3.6.1  8421码加法器
    3.6.2  数码管显示译码器
    3.6.3  多路选择器与多路分配器
第4章  时序逻辑电路分析
  4.1  时序逻辑电路模型
  4.2  触发器
    4.2.1  基本RS触发器
    4.2.2  常用触发器
    4.2.3  各类触发器的相互转换
    4.2.4  集成触发器的主要特性参数
  4.3  同步时序逻辑电路
    4.3.1  同步时序逻辑电路描述
    4.3.2  同步时序逻辑电路分析
  4.4  异步时序逻辑电路
  4.5  常用时序逻辑电路
    4.5.1  寄存器
    4.5.2  计数器
    4.5.3  节拍脉冲发生器
  4.6  脉冲波形生成电路
    4.6.1  单稳态触发器
    4.6.2  施密特触发器
    4.6.3  多谐振荡器
    4.6.4  555定时器及其应用
第5章  时序逻辑电路设计
  5.1  同步时序逻辑电路设计的基本方法
  5.2  建立原始状态
  5.3  状态化简
    5.3.1  状态化简的基本原理
    5.3.2  完全定义状态化简方法
  5.4  状态编码
    5.4.1  确定存储状态所需的触发器个数
    5.4.2  用相邻编码法实现状态编码
  5.5  确定激励函数及输出方程
    5.5.1  选定触发器类型
    5.5.2  求激励函数及输出函数
    5.5.3  电路的“挂起”及恢复问题
  5.6  时序逻辑设计举例
    5.6.1  序列检测器设计
    5.6.2  计数器设计
    5.6.3  基于MSI器件实现任意模值计数器

第6章  可编程逻辑器件
  6.1  可编程逻辑器件概述
    6.1.1  可编程逻辑器件的发展历程
    6.1.2  可编程逻辑器件分类
    6.1.3  可编程逻辑器件的结构
  6.2  简单PLD原理
    6.2.1  PLD中阵列的表示方法
    6.2.2  PROM
    6.2.3  PLA器件
    6.2.4  PAL器件
    6.2.5  GAL器件
  6.3  CPLD
    6.3.1  传统的CPLD基本结构
    6.3.2  最新CPLD的基本结构
  6.4  FPGA
    6.4.1  FPGA的基本结构
    6.4.2  Altera公司Cyclone Ⅳ系列器件的结构
    6.4.3  最新FPGA的基本结构
第7章  Verilog HDL设计基础
  7.1  硬件描述语言简介
    7.1.1  概述
    7.1.2  HDL的特点
    7.1.3  Verilog HDL与 VHDL的比较
  7.2  Verilog HDL程序的基本语法
    7.2.1  Verilog HDL程序结构
    7.2.2  Verilog HDL基本语法
    7.2.3  Verilog HDL数据流建模
    7.2.4  Verilog HDL行为建模
    7.2.5  Verilog HDL结构建模
    7.2.6  Verilog HDL层次化设计
  7.3  Verilog HDL其他基本语句
    7.3.1  选择语句
    7.3.2  循环语句
    7.3.3  任务和函数语句
  7.4  常见组合逻辑电路的Verilog HDL设计
    7.4.1  编码器、译码器、选择器
    7.4.2  数值比较器
  7.5  常见时序逻辑电路的Verilog HDL设计
    7.5.1  触发器
    7.5.2  锁存器和寄存器
    7.5.3  计数器
  7.6  有限状态机的Verilog HDL设计
    7.6.1  有限状态机
    7.6.2  状态机的设计
第8章  FPGA设计基础
  8.1  EDA技术概述
    8.1.1  EDA技术的发展历程
    8.1.2  EDA技术的主要内容
    8.1.3  EDA技术的发展趋势
  8.2  FPGA设计方法与设计流程

    8.2.1  基于FPGA的层次化设计方法
    8.2.2  基于FPGA技术的数字逻辑系统设计流程
  8.3  FPGA设计工具——Quartus Ⅱ 13.1
    8.3.1  Quartus Ⅱ 13.1的安装
    8.3.2  Quartus Ⅱ 13.1设计流程
  8.4  Quartus Ⅱ 13.1  设计入门
    8.4.1  启动 Quartus Ⅱ 13.1
    8.4.2  设计输入
    8.4.3  编译综合
    8.4.4  仿真测试
    8.4.5  硬件测试
第9章  数字逻辑实验指南
  9.1  基于原理图输入设计4位加法器
    9.1.1  设计提示
    9.1.2  Quartus Ⅱ设计流程
  9.2  基于Verilog HDL文本输入设计7段数码显示译码器
    9.2.1  设计提示
    9.2.2  Quartus Ⅱ设计流程
  9.3  基于混合输入方式的Quartus Ⅱ设计
    9.3.1  设计要求
    9.3.2  设计提示
    9.3.3  Quartus Ⅱ设计流程
  9.4  基于宏功能模块LPM_ROM的4位乘法器设计
    9.4.1  设计提示
    9.4.2  Quartus Ⅱ设计流程
  9.5  数字逻辑基础型实验
    实验1  8位加法器的FPGA设计
    实验2  译码器的FPGA设计
    实验3  计数器的FPGA设计
    实验4  100分频十进制同步加法计数器FPGA设计
    实验5  伪随机信号发生器FPGA设计
    实验6  应用Verilog HDL完成简单组合电路FPGA设计
    实验7  应用Verilog HDL完成简单时序电路FPGA设计
    实验8  基于Verilog HDL语言的4位多功能加法计数器FPGA设计
    实验9  移位运算器FPGA设计
    实验10  循环冗余校验（CRC）模块FPGA设计
  9.6  设计与实践
第10章  数字系统的FPGA设计实践
  10.1  数字系统概述
  10.2  数字钟的FPGA设计
    10.2.1  设计要求
    10.2.2  功能描述
    10.2.3  数字钟的层次化设计方案
    10.2.4  数字钟的顶层设计和仿真
    10.2.5  硬件测试
  10.3  乐曲演奏电路FPGA设计
    10.3.1  设计要求
    10.3.2  原理描述
    10.3.3  乐曲硬件演奏电路的层次化设计方案
    10.3.4  乐曲硬件演奏电路顶层电路的设计和仿真

    10.3.5  硬件测试
  10.4  数字系统FPGA设计课题选编
    课题1  多功能运算器FPGA设计
    课题2  时序发生器FPGA设计
    课题3  设计一个具有3种信号灯的交通灯控制系统
    课题4  设计一个基于FPGA芯片的弹道计时器
    课题5  设计一个基于FPGA芯片的汽车尾灯控制器
    课题6  数字密码锁FPGA设计
    课题7  电梯控制器FPGA设计
    课题8  自动售饮料控制器FPGA设计
    课题9  出租车自动计费器FPGA设计
    课题10  基于FPGA信号发生器设计
参考文献

内容大纲

作者介绍

目录

同类热销排行榜

推荐书目