- 计算机系统贯通课程实践教材(RISC-V架构计算机科学与技术双色印刷面向新工科专业建设计算机系列教材国家级一流本科专业配套教材)
- - 作者：常瑞//申文博//吴磊//周亚金|责编:杨帆//薛阳
  - 出版社：清华大学
  - ISBN：9787302702788
  - 出版日期：2025/10/01
  - 页数：293
- 售价：27.6

内容大纲
本书是一本面向64位RISC-V架构计算机系统设计的实验指导教材。本书构建了一套完整的实验体系，贯通了数字逻辑设计、计算机组成、汇编语言、操作系统、计算机体系结构等计算机系统类课程中的核心知识点及系统软硬件设计。全书共三部分，包含24个实验，从系统认知、设计、优化的角度层层深入，帮助读者由浅入深地认识计算机系统的全貌。本书的内容打破了传统计算机系统类课程间的壁垒，弥补了计算机系统类课程理论学习与真实系统之间的鸿沟，手把手引导读者从零开始设计64位RISC-V架构的CPU和RV64操作系统内核，通过亲自动手实验，理解和掌握计算机系统的工作原理。
本书适用于想了解和研究真实计算机系统运行基本原理和本质规律的读者，可作为高等院校计算机大类相关专业，以及信息安全、网络空间安全、人工智能、芯片设计等相关交叉专业的教学实验指导书，也可以作为计算机系统相关方向工程技术人员的岗前培训实验指导用书。
作者介绍
目录
第1部分  计算机系统Ⅰ——单周期CPU设计
  第1章  SysI-Lab1实验准备
    1.1  实验工具
    1.2  背景知识
      1.2.1  FPGA的发展历程
      1.2.2  Verilog基础知识
    1.3  实验环境配置
      1.3.1  Linux环境配置
      1.3.2  SPICE仿真反相器
      1.3.3  Logisim电路仿真
    1.4  Verilator仿真测试
    1.5  Vivado操作流程
      1.5.1  FPGA上的Verilog实践
      1.5.2  以二选一多路选择器为例
    思考及练习
  第2章  SysI-Lab2多路选择器
    2.1  实验工具
    2.2  多路选择器设计
      2.2.1  基本概念
      2.2.2  电路级别的实现
      2.2.3  四路选择器的实现
    2.3  实验步骤
    思考及练习
  第3章  SysI-Lab3七段数码管
    3.1  实验工具
    3.2  背景知识
      3.2.1  复合多路选择器
      3.2.2  译码器
      3.2.3  时钟分频器
      3.2.4  NEXYS A7-100T七段管
    3.3  实验步骤
    思考及练习
  第4章  SysI-Lab4全加减法器
    4.1  实验工具
    4.2  加法器设计
      4.2.1  加法器实验原理
      4.2.2  加法器实验步骤
    4.3  加减法器设计
      4.3.1  加减法器实验原理
      4.3.2  64b加减法器实验步骤
    思考及练习
  第5章  SysI-Lab5时序电路设计
    5.1  实验工具
    5.2  时序电路设计基础
      5.2.1  有限状态机
      5.2.2  计数器
      5.2.3  分频器
    5.3  计时器设计
      5.3.1  4位二进制计数器
      5.3.2  2位BCD码计数器

      5.3.3  计时器实验步骤
    5.4  乘法器设计
      5.4.1  乘法器实验原理
      5.4.2  Booth算法
      5.4.3  乘法器实验步骤
    思考及练习
  第6章  SysI-Lab6卷积核实现
    6.1  实验工具
    6.2  背景知识
      6.2.1  移位寄存器
      6.2.2  SystemVerilog语法
      6.2.3  Ready-Valid握手
    6.3  实验原理
  ……
第2部分  计算机系统Ⅱ——简易内核+流水线CPU设计
第3部分  计算机系统Ⅲ——定制化内核+CPU综合设计
第4部分  附录及常见问题
附录A  硬件描述语言常见语句及电路图
附录B  配置IP核
附录C  常见问题
参考文献

内容大纲

作者介绍

目录

同类热销排行榜

推荐书目