- FPGA时序约束理论与工程实战
- - 作者：米联客//韩歆韵//杨钧杰|责编:刘云//吴秀川
  - 出版社：北京大学
  - ISBN：9787301371367
  - 出版日期：2026/02/01
  - 页数：218
- 售价：27.6

内容大纲
    本书系统阐述现场可编程门阵列（Field Programmable Gate Array，FPGA）设计中的时序分析与约束技术，从时序约束的基本概念讲起，逐步深入到不同时序模型的约束方法，并结合实战案例，带领读者掌握核心技能，有效避免设计中的时序违例。
    全书共14章，内容覆盖时钟与触发器特性、静态时序分析、建立/保持时间与时间裕量、时序路径模型等基础知识；进而详细讲解主时钟、生成时钟、虚拟时钟、输入/输出延时、伪路径、多周期路径、最大最小延迟等关键约束语法与设置，并介绍FPGA代码设计中的时序收敛方法。为强化实战，书中提供了丰富的案例，包括常用的精简千兆介质无关接口（RGMII）、模数转换器（ADC）/数模转换器（DAC）、串行外设接口（SPI）、内部集成电路（FC）接口等约束实例。
    本书内容通俗易懂，案例丰富，实用性强，不仅非常适合FPGA初学者、进阶开发者，以及对时序分析感兴趣的技术爱好者阅读，也可作为相关领域理想的培训教材。
作者介绍
目录
第1章  时序约束概述
  1.1  什么是时序约束
  1.2  时序约束的影响
  1.3  如何学习时序约束
    1.3.1  时序约束的基本概念
    1.3.2  时序约束方法
    1.3.3  FPGA代码设计中的时序收敛方法
  1.4  总结
第2章  时序约束基础
  2.1  时钟
    2.1.1  时钟的不确定性
    2.1.2  时钟偏差
    2.1.3  时钟抖动
  2.2  触发器
    2.2.1  触发器定义
    2.2.2  触发器特性
  2.3  静态时序分析概念
  2.4  时序路径模型
  2.5  数据到达路径和数据需求路径
  2.6  发射沿和锁存沿
  2.7  建立时间和保持时间的关系
  2.8  建立时间裕量和保持时间裕量
  2.9  总结
第3章  时钟约束
  3.1  主时钟约束
  3.2  生成时钟约束
  3.3  虚拟时钟约束
    3.3.1  虚拟时钟和物理时钟的比较
    3.3.2  虚拟时钟的应用场景
  3.4  时钟特性约束
    3.4.1  用户时钟不确定性
    3.4.2  时钟延时
  3.5  总结
第4章  时序的基本路径分析
  4.1  时序的基本路径概述
  4.2  寄存器到寄存器的时序路径分析
  4.3  输入延迟时序路径分析
    4.3.1  系统同步分析
    4.3.2  源同步分析
  4.4  输出延迟时序路径分析
    4.4.1  系统同步分析
    4.4.2  源同步分析
  4.5  引脚到引脚的时序路径分析
  4.6  总结
第5章  输入延迟约束
  5.1  系统同步输入约束
    5.1.1  系统同步接口单沿采样
    5.1.2  系统同步接口双沿采样
  5.2  源同步输入约束
    5.2.1  源同步接口单沿采样中心对齐

    5.2.2  源同步接口双沿采样中心对齐
    5.2.3  源同步接口单沿采样边对齐
    5.2.4  源同步接口双沿采样边对齐
  5.3  总结
第6章  输出延迟约束
  6.1  系统同步输出约束
    6.1.1  系统同步接口单沿采样
    6.1.2  系统同步接口双沿采样
  6.2  源同步输出约束
    6.2.1  源同步接口单沿采样
    6.2.2  源同步接口双沿采样
  6.3  总结
第7章  时序例外约束
  7.1  伪路径约束
  7.2  多周期约束
    7.2.1  End Multicycle Setup
    7.2.2  Start Multicycle Setup
    7.2.3  Start Multicycle Hold
    7.2.4  End Multicycle Hold
    7.2.5  同频同相的多周期约束
    7.2.6  同频不同相的多周期约束
    7.2.7  快时钟域到慢时钟域的多周期约束
    7.2.8  慢时钟域到快时钟域的多周期约束
  7.3  最大最小延迟约束
  7.4  总结
第8章  FPGA代码设计中的时序收敛方法
  8.1  复位电路设计
    8.1.1  同步复位
    8.1.2  异步复位
    8.1.3  异步复位同步释放
  8.2  跨时钟域设计
    8.2.1  单比特信号跨时钟域
    8.2.2  多比特信号跨时钟域
  8.3  代码模块的拆分
  8.4  时钟组
  8.5  总结
第9章  时序分析和时序约束演练
  9.1  时序分析工具的使用
    9.1.1  添加约束
    9.1.2  查看时序报告
  9.2  内部路径时序报告分析
    9.2.1  路径分析
    9.2.2  片内资源时序优化
  9.3  输入延迟时序优化
    9.3.1  时钟直接输入的情况
    9.3.2  时钟经过PLL的情况
  9.4  输出延迟时序优化
    9.4.1  随时钟选择
    9.4.2  输出延迟时序违例解决办法
    9.4.3  输出延迟和输入延迟的区分

  9.5  总结
第10章  千兆以太网RGMII约束实例
  10.1  RGMII
    10.1.1  RGMII信号定义
    10.1.2  RGMII信号组合定义
    10.1.3  RGMII的三种速率模式
  10.2  RGMII时序
    10.2.1  发送端
    10.2.2  接收端
    10.2.3  B50610RGMII PHY
    10.2.48  8E1518RGMII PHY
    10.2.5  RTL8211RGMII PHY
    10.2.6  YT8531(D)CRGMII接口PHY
  10.3  RGMII时序约束
    10.3.1  RX接口延时模式约束
    10.3.2  RX接口非延时模式约束
    10.3.3  TX接口延时模式约束
    10.3.4  TX接口非延时模式约束
  10.4  总结
第11章  ADS422x接口约束实例
  11.11  25MHz时钟采样的情况
  11.22  50MHz时钟采样的情况
  11.3  总结
第12章  AD9248/AD9767接口约束实例
  12.1  AD
  12.2  AD
  12.3  总结
第13章  SPIAD7606约束实例
  13.1  AD
  13.2  总结
第14章  EEPROMI2C总线约束实例
  14.1  M24C
  14.2  总结

内容大纲

作者介绍

目录

同类热销排行榜

推荐书目